All language subtitles for TH02_TD_S04d

Nous avons vu qu'un transistor est composé
par un canal semi-conducteur connecté à

deux contacts, la source et le drain, parmi
lesquels passe un courant.

Ce courant est contrôlé par le contact de
grille qui est couplé capacitivement au canal

semi-conducteur.

En fonction de la tension sur le contact de
grille on pourra donc avoir un courant qui

circule librement entre la source et le drain,
le transistor sera donc dans son état ON,

ou un courant qui est bloqué et donc le transistor
sera dans son état OFF.

Par rapport aux géométries simples qui sont
montrées dans les images de microscopie électronique

à gauche, la réalité est bien plus complexe.

Pourquoi ? Parce que on essaie de maximiser
l’effet de la grille et donc, à parité

de tension de grille, avoir un blocage bien
plus efficace du courant.

Et on essaie aussi d’utiliser le moins de
courant possible et donc d’avoir des résistances

d’accès, des résistances de source et
de drain qui soient minimum.

En plus, on aimerait avoir des transistors
qui sont peu sensibles à la température,

aux irradiations.

Donc quelles sont les géométries adoptées
? Vous avez ici plusieurs exemples, on va

vous en donner en particulier trois.

En haut à gauche, le FINFET.

Donc "FIN" est le mot anglais pour aileron
qui est notre canal semi-conducteur.

Donc on voit que ce canal est bien affiné
et qu'il est complètement entouré par la

grille.

Donc l'effet électrostatique sera bien plus
important venant de trois côtés du canal

plutôt que juste du dessus.

Un autre exemple est l'utilisation des diélectriques
entre la grille et le canal semi-conducteur

dits de high-K, donc de haute constante diélectrique,
qui à parité de tension vont donner un champ

électrique bien plus important dans le canal
semi-conducteur et donc augmenter l'efficacité

de la grille.

Un troisième exemple qu'on va développer
un peu plus est le transistor Fully Depleted

Silicon On Insulator.

Donc ce sont des transistors réalisés sur
des substrats dits SOI.

Donc du Silicium au dessus d'un isolant.

Et quels sont les intérêts de ce type de
transistor.

Le transistor est réalisé sur une fine couche
de silicium qui est isolé du substrat par

une couche amorphe d'oxyde de silicium.

De ce fait, les courants qui circulent entre
la source et le drain sont confinés au canal

semi-conducteur.

Il n'y aura pas de courants de fuite qui passent
dans le substrat et qui sont difficilement

contrôlés par la grille car elles sont assez
loin.

Donc on aura une consommation diminuée.

Ensuite, on aura aussi une meilleure tenue
aux irradiations.

Pourquoi ? Parce que la lumière qui arrive
sur le substrat de silicium, c’est-à-dire

le substrat semi-conducteur, va créer des
charges et ces charges peuvent donc fournir

des porteurs de charge, donc de la conduction,
dans le canal.

Ceci est rendu plus compliqué ou impossible
par la présence de la couche isolante.

Maintenant, quel est le coût associé à
l'utilisation de ces substrats SOI ? En fait,

il n'est pas si simple d'en réaliser car
nous avons un substrat monocristalin, une

couche isolante amorphe et au dessus un autre
substrat de silicium monocristalin qui sera

difficile à faire pousser, à épitaxier
au dessus de la couche isolante.

La réponse est que le coût des ces substrats
peut être limité grâce en particulier à

un brevet SOITEC donc d'une usine française
qui a trouvé comment réaliser des substrats

SOI de façon simple et économique.

On part d'un substrat silicium qu'on vient
oxyder thermiquement, l'oxyde thermique a

de bonnes propriétés électriques et structurelles.

On vient ensuite implanter des ions légers,
normalement de l'hydrogène.

La position de ces ions dans le silicium sera
déterminée par l'énergie d'implantation.

Ensuite, on vient coller ce wafer à un wafer
identique donc oxydé aussi en surface.

Et par simple pression, les deux couches d'oxyde
de silicium amorphe vont avoir une tenue mécanique.

Et enfin, on vient cliver donc couper le substrat
de silicium là où les atomes d'hydrogène

étaient présents.

Donc ce procédé agit comme un scalpel atomique.

On vient ensuite enlever le substrat de silicium
qui surplombe le dessin, sur lequel on repart,

on ré-oxyde thermiquement et on produit un
nouveau wafer de SOI.

Les caractéristiques, les performances des
ces transistors sont bien comparables au transistor

bulk, donc sur un substrat de silicium avec
un standard de 28 nanomètres de longueur

de canal et aux FINFET qui sont utilisés
par exemple par INTEL.

Et parfois leurs performances sont aussi meilleures.

Donc on voit que l'utilisation de différentes
géométries peut être intéressante dans

différents cas mais que ces 3 performances
seront disponibles dans l'électronique actuelle.